pcblisted

# pcb · tscircuit 端到端造板 板级电气设计入口。**一把 `tsci` CLI 打通 authoring → check → export → 下单**, 代码即电路,真正闭环(旧 KiCad/skidl 路线断在 GUI layout,见 `legacy-kicad/`)。 > 一句话:mechanical 管"外壳画对",pcb 管"板子写对 + 造得出 + 发得了嘉立创"。 > > 详尽流程文档在仓库 **`docs/pcb-tscircuit-workflow.md`**(选型/逐步详解/示例),本 SKILL 只给执行骨架。 --- ## AI 执行准入序列 1. 收到 PCB / 电路板 / tscircuit / 打板 类需求 → 先读本 SKILL.md「6 步主流程」。 2. 写代码前,语法/CLI 拿不准 → 读 `references/syntax-elements.md` / `cli-cheatsheet.md`, **不要凭印象编 JSX props 或 CLI flag**(tscircuit 元素/属性大小写敏感)。 3. references/ 是查询表,不当 Playbook 全量读。 4. 跨子技能走 `../../shared/handoff-protocols.md` 文件接口,不互调函数、不互引 references。 5. 触及真实下单/生产数据的步骤标 `gate: true`,等用户显式 `--confirm`。 --- ## 6 步主流程 ``` [1] 需求澄清 板型尺寸 / 电源轨(电压) / IO 接口(连接器·排针·安装孔) / 制造商=JLCPCB ▼ [2] 起项目+选料 new_board.sh <name>(tsci init;入口文件 index.circuit.tsx) tsci search "<关键词>" → tsci import <jlcpcb部件号|author/pkg>(从嘉立创导封装) ▼ [3] 写 TSX index.circuit.tsx 默认导出函数返回 JSX:<board> 内放元件 + 布局 props + <trace> 连接 5+ 元件用 <group> / schematicsection 分组(原理图可读性最关键的一步) ▼ [4] check + DRC check_all.sh: tsci check netlist/placement/routing(预检,官方 under-dev) → tsci build(默认跑 DRC,权威);exit 0 且 DRC 干净才算稳 开发期可 --ignore-*-drc,出件前必须不带豁免复跑 ▼ [5] web 预览 tsci dev(:3020,PCB+原理图+3D)/ tsci snapshot --3d(出 PNG+SVG 快照) 或 export glb → viewer ?engine=cad(统一预览,见 preview-3d.md) ▼ [6] DFM→出件→报价 dfm_check.py(读 circuit.json 本地 DFM,gate)